DFT – Lab 3

Δάλας Φίλιππος Μερκούριος 1096314

Αναφορά Εργαστηρίου 3 – SystemVerilog Testbench

Ερώτημα (a): Μονάδα Monitor

Υλοποιήθηκε η μονάδα monitor (mon_cls.svh), η οποία δειγματοληπτεί στην αρνητική ακμή του ρολογιού (negedge clk) για την αποφυγή συνθηκών συναγωνισμού (race conditions). Για κάθε έγκυρη εγγραφή (req=1 και ack=0) ή ανάγνωση (ack=1 και req=0), η μονάδα δημιουργεί ένα πακέτο (dat_cls) και το αποστέλλει στο Scoreboard χρησιμοποιώντας δύο ξεχωριστές ουρές μηνυμάτων (mailboxes).

Ερώτημα (b): Μονάδα Scoreboard

Η μονάδα Scoreboard (scb_cls.svh) λαμβάνει τα πακέτα του Monitor και τα συγκρίνει, χρησιμοποιώντας μια εσωτερική ουρά (queue) ως μοντέλο αναφοράς βάσει της λογικής First-In, First-Out. Τα αποτελέσματα καταγράφονται στο αρχείο scoreboard.log και στο τέλος εκτυπώνεται το τελικό μήνυμα SIMULATION PASSED ή FAILED. Παράλληλα, στο env_cls.svh διασυνδέθηκαν οι μονάδες και αντικαταστάθηκε η εντολή join_any με join για να μην τερματίσει πρόωρα η εξομοίωση. Τέλος, στο fifo_test.sv ο χρόνος προσομοίωσης αυξήθηκε στους 3000 κύκλους και προστέθηκε η κλήση fifo_env.fifo_scb.report(); πριν τον τερματισμό.

Ερώτημα (c): Εισαγωγή Σφαλμάτων στο Σύστημα

Εισήχθησαν σκόπιμα σφάλματα στον κώδικα rtl/fifo.v για την επαλήθευση της ορθής λειτουργίας των ελεγκτών (assertions). Η τροποποίηση του rd_ptr σε 1 κατά το reset εντοπίστηκε επιτυχώς από το check 1 στα πρώτα ns της προσομοίωσης. Η αφαίρεση της προστασίας if(cnt > 0) κατά την ανάγνωση οδήγησε στην ενεργοποίηση του check 5 (check_fifoempty_rd_ptr_stable), εντοπίζοντας την παράτυπη ανάγνωση από άδεια FIFO. Λόγω της αλλοίωσης του δείκτη ανάγνωσης, το Scoreboard κατέγραψε αναντιστοιχίες (mismatches) και η προσομοίωση τερματίστηκε ορθά με μήνυμα αποτυχίας.

Ερώτημα (d): Αξιολόγηση με Μετρικές Code Coverage

Η προσομοίωση εκτελέστηκε με τη μεταβλητή CVRG=1 στο Makefile (make all CVRG=1) για την παραγωγή δεδομένων κάλυψης. Η αρχική αξιολόγηση έδειξε συνολικό βαθμό κάλυψης (SCORE) 79.08%, υποδεικνύοντας ότι ο Generator δεν εξασκούσε όλες τις πιθανές καταστάσεις. Η κάλυψη γραμμών (Line coverage) ήταν 88.00%, καθώς το 12% του κώδικα στο rtl/fifo.v δεν εκτελέστηκε ποτέ. Το Branch coverage ήταν 66.67%, διότι η συνθήκη για γεμάτη FIFO (else branch του cnt <

fifo_depth) δεν ικανοποιήθηκε ποτέ. Το Assert coverage παρέμεινε στο 71.43%, καθώς δεν ενεργοποιήθηκαν οι έλεγχοι που αφορούν τη διαχείριση ακραίων καταστάσεων, όπως η εγγραφή σε γεμάτη FIFO.

[up1096314@endor testbench]$ cat coverage_report/dashboard.txt

Command line: urg -full64 -dir simv.vdb -report coverage_report -format text

Number of tests: 1

Total Coverage Summary

SCORE LINE COND TOGGLE FSM BRANCH ASSERT

79.08 88.00 -- 90.24 -- 66.67 71.43

Hierarchical coverage data for top-level instances

SCORE LINE COND TOGGLE FSM BRANCH ASSERT NAME

79.08 88.00 -- 90.24 -- 66.67 71.43 fifo_tb

Total Module Definition Coverage Summary

SCORE LINE COND TOGGLE FSM BRANCH ASSERT

79.20 88.00 -- 90.71 -- 66.67 71.43

Ερώτημα (e): Τροποποίηση Μονάδας Driver

Ο Driver (drv_cls.svh) αναβαθμίστηκε ώστε να υποστηρίζει τις μεταβλητές καθυστέρησης και επανάληψης του dat_cls. Η καθυστέρηση υλοποιήθηκε με την εντολή repeat(pkt.delay) και οι πολλαπλές εγγραφές μέσω ενός βρόχου for. Προστέθηκε βρόχος αναμονής while που αποτρέπει τις εγγραφές όταν το σήμα fifo_full είναι ενεργό. Τέλος, το σήμα req μηδενίζεται στιγμιαία μετά από κάθε εγγραφή, δημιουργώντας έναν παλμό που αποτρέπει την καταγραφή διπλοτυπιών από τον Monitor.

Ερώτημα (f): Επίτευξη 100% Code Coverage

Αρχικά, μειώθηκε η πιθανότητα ανάγνωσης στο 20%, ώστε η FIFO να προλαβαίνει να γεμίσει και να εξασκηθούν όλα τα branches. Στη συνέχεια, διορθώθηκε ο κώδικας rtl/fifo.v (επαναφορά rd_ptr <= 0, ενεργοποίηση της προστασίας if(cnt > 0) και αλλαγή

σε >= για την άμεση ενεργοποίηση του fifo_full). Στο fifo_property.sv, το SVA check 3 συγχρονίστηκε στη συνθήκη cnt > 7 |-> fifo_full. Τέλος, προστέθηκαν στον Driver ελεγχόμενες ακραίες ενέργειες (20 εγγραφές σε γεμάτη και 20 αναγνώσεις από άδεια FIFO) για να επιτύχουμε 100% Assert Coverage. Η τελική εξομοίωση επιβεβαίωσε κάλυψη 100.00% σε όλες τις μετρικές με αποτέλεσμα SIMULATION PASSED.

```
------------------------------------------------------------------------------
Total Coverage Summary
SCORE  LINE   COND   TOGGLE FSM    BRANCH ASSERT
100.00 100.00 --     100.00 --     100.00 100.00


------------------------------------------------------------------------------
Hierarchical coverage data for top-level instances
SCORE  LINE   COND   TOGGLE FSM    BRANCH ASSERT NAME
100.00 100.00 --     100.00 --     100.00 100.00 fifo_tb


------------------------------------------------------------------------------
Total Module Definition Coverage Summary
SCORE  LINE   COND   TOGGLE FSM    BRANCH ASSERT
100.00 100.00 --     100.00 --     100.00 100.00
```

```
[info] Fifo test ended

====================================
         SIMULATION PASSED
====================================

$finish called from file "tb/fifo_test.sv", line 57.
$finish at simulation time               29995

------------------------------------------------------------------------------
VCS Coverage Metrics: during simulation line, cond, FSM, branch, tgl was monitored
------------------------------------------------------------------------------

 Coverage status: End of All Coverages ...

         V C S   S i m u l a t i o n   R e p o r t
```